Categories

• verification 8
• Digital 4
• 算法 5
• 经验 4
• 构想 1
• math 1
• ICDesign 2

verification

• tlm_fifo的多对一，一对多连接实例
• 用class封装verilog验证module
• 最简单的callback
• uvm_tlm_fifo的实现简单模型
• uvm_blocking_get_port/uvm_blocking_get_export实现的简单模型
• uvm_blocking_put_port/uvm_blocking_put_imp实现的简单模型
• OVM Cookbook中Factory原理分析总结
• systemverilog语法浏览

Digital

• LFSR(Linear Feedback Shift Register)结构分析
• 速度,面积,功耗永远都是折中的吗?
• 数字设计的成长阶梯之我见
• 防毛刺时钟切换电路的设计思想

算法

• Montomery算法
• LR(0) Parsing实例
• 《数据结构》4皇后问题的Haskell程序建模
• 数据结构中的满二叉树遍历用Haskell建模
• Monad初探

经验

• project log
• Extended Euclid Algorithm
• FPGA
• 基本工具

构想

• 模板

math

• 简单实例：条件概率，事件独立，熵，互信息

ICDesign

• 用信息论分析排序需要多少次比较
• ReedSolomon编解码数字设计回顾