Tags

• verification 2
• TLM 5
• Design 2
• program 3
• systemverilog 1
• compiler 1
• ICDesign 3
• python 2
• emacs 1
• plantuml 1
• gvim 1
• template 1
• fpga 1
• math 2
• project 1
• probability 1
• montgomery 1

verification

• OVM Cookbook中Factory原理分析总结
• systemverilog语法浏览

TLM

• tlm_fifo的多对一，一对多连接实例
• 最简单的callback
• uvm_tlm_fifo的实现简单模型
• uvm_blocking_get_port/uvm_blocking_get_export实现的简单模型
• uvm_blocking_put_port/uvm_blocking_put_imp实现的简单模型

Design

• 速度,面积,功耗永远都是折中的吗?
• 防毛刺时钟切换电路的设计思想

program

• 《数据结构》4皇后问题的Haskell程序建模
• 数据结构中的满二叉树遍历用Haskell建模
• Monad初探

systemverilog

• 用class封装verilog验证module

compiler

• LR(0) Parsing实例

ICDesign

• 用信息论分析排序需要多少次比较
• ReedSolomon编解码数字设计回顾
• LFSR(Linear Feedback Shift Register)结构分析

python

• 模板
• 基本工具

emacs

• 基本工具

plantuml

• 基本工具

gvim

• 基本工具

template

• 模板

fpga

• FPGA

math

• Montomery算法
• Extended Euclid Algorithm

project

• project log

probability

• 简单实例：条件概率，事件独立，熵，互信息

montgomery

• Montomery算法