精益求精
UVM已经开始流行，对于新的项目，可以考虑用UVM进行全新的验证环境开发。
但是，实际情况，项目是具有延续性的，好多以前的验证环境如今还是要继续使用。于是，出现一个问题：在升级的项目中，我想使用UVM，但是以前的bus behavior model 是用verilog module写的。而使用uvm的编程风格，我们希望将某个协议相关的一系列class封装到一个package中，便于将来复用.
这时候，问题出现了，在很多仿真器中，并不支持在package中进行直接层次调用静态module的函数。如下程序：
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
package tst;
class a;
task try();
$display("<In Class>");
top.try();
endtask:try
endclass:a
endpackage:tst
module top;
import tst::*;
task try();
$display("<In Module> : module task");
endtask
initial begin
a inst = new;
inst.try();
$finish;
end
endmodule:top
以上这个程序在很多编译器中会报错误不通过；即使通过，这种层次调用对于package的封装和模块化也是一种不小的破坏。
为了解决这个问题，可以通过在top层并列申明一个继承类。package中的基类相应的task定义为虚函数。改进之后如下：
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
package tst;
class a;
virtual task try();
$display("<In BASE Class>");
endtask:try
endclass:a
endpackage:tst
///////////////////////////////////////////////////////
import tst::*;
class ext extends a;
task try();
top.try();
endtask:try
endclass:ext
module top;
task try();
$display("<In Module> : module task");
endtask
initial begin
a inst;
ext ext_inst = new();
inst = ext_inst;
inst.try();
$finish;
end
endmodule:top
说明：