芯有所想

• 02 Dec 2020 » 用信息论分析排序需要多少次比较
• 20 Nov 2020 » ReedSolomon编解码数字设计回顾
• 26 Mar 2019 » Montomery算法
• 06 Mar 2018 » 简单实例：条件概率，事件独立，熵，互信息
• 15 Jun 2017 » project log
• 20 Apr 2017 » Extended Euclid Algorithm
• 07 Apr 2017 » FPGA
• 28 Mar 2017 » 模板
• 27 Mar 2017 » 基本工具
• 02 Mar 2016 » LFSR(Linear Feedback Shift Register)结构分析
• 14 Mar 2015 » LR(0) Parsing实例
• 22 Oct 2014 » 速度,面积,功耗永远都是折中的吗?
• 28 Mar 2013 » 数字设计的成长阶梯之我见
• 28 May 2012 » tlm_fifo的多对一，一对多连接实例
• 11 May 2012 » 用class封装verilog验证module
• 16 Apr 2012 » 《数据结构》4皇后问题的Haskell程序建模
• 14 Apr 2012 » 数据结构中的满二叉树遍历用Haskell建模
• 14 Apr 2012 » Monad初探
• 21 Jan 2012 » 最简单的callback
• 05 Jan 2012 » 防毛刺时钟切换电路的设计思想
• 09 Mar 2011 » uvm_tlm_fifo的实现简单模型
• 14 Jan 2011 » uvm_blocking_get_port/uvm_blocking_get_export实现的简单模型
• 13 Jan 2011 » uvm_blocking_put_port/uvm_blocking_put_imp实现的简单模型
• 10 Jan 2011 » OVM Cookbook中Factory原理分析总结
• 27 Oct 2010 » systemverilog语法浏览